數(shù)字電路實驗箱TTL集成邏輯門的邏輯功能與參數(shù)測試

一、數(shù)字電路實驗目的

1、掌握TTL集成與非門的邏輯功能和主要參數(shù)的測試方法

2、掌握TTL器件的使用規(guī)則

    3、進一步熟悉數(shù)字電路實驗裝置的結(jié)構(gòu)，基本功能和使用方法

二、實驗原理

數(shù)字電路實驗箱實驗采用四輸入雙與非門74LS20，即在一塊集成塊內(nèi)含有兩個互相獨立的與非門，每個與非門有四個輸入端。其邏輯框圖、符號及引腳排列如圖1－1(a)、(b)、(c)所示。

圖1－1 74LS20邏輯框圖、邏輯符號及引腳排列

    1、與非門的邏輯功能

與非門的邏輯功能是：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出端才是低電平（即有“0”得“1”，全“1”得“0”。）

其邏輯表達式為  Y＝         

2、TTL與非門的主要參數(shù)

　 (1)低電平輸出電源電流I_CCL和高電平輸出電源電流I_CCH

    與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。I_CCL是指所有輸入端懸空，輸出端空載時，電源提供器件的電流。I_CCH是指輸出端空截，每個門各有一個以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常I_CCL＞I_CCH，它們的大小標志著器件靜態(tài)功耗的大小。器件的最大功耗為P_CCL＝V_CCI_CCL。手冊中提供的電源電流和功耗值是指整個器件總的電源電流和總的功耗。I_CCL和I_CCH測試電路如圖1－2(a)、(b)所示。

[注意]：TTL電路對電源電壓要求較嚴，電源電壓V_CC只允許在＋5V±10％的范圍內(nèi)工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。

                        圖1－2  TTL與非門靜態(tài)參數(shù)測試電路圖

　 (2)低電平輸入電流I_iL和高電平輸入電流I_iH。I_iL是指被測輸入端接地，其余輸入端懸空，輸出端空載時，由被測輸入端流出的電流值。在多級門電路中，I_iL相當于前級門輸出低電平時，后級向前級門灌入的電流，因此它關(guān)系到前級門的灌電流負載能力，即直接影響前級門電路帶負載的個數(shù)，因此希望I_iL小些。

I_iH是指被測輸入端接高電平，其余輸入端接地，輸出端空載時，流入被測輸入端的電流值。在多級門電路中，它相當于前級門輸出高電平時，前級門的拉電流負載，其大小關(guān)系到前級門的拉電流負載能力，希望I_iH小些。由于I_iH較小，難以測量，一般免于測試。

    I_iL與I_iH的測試電路如圖1－2(c)、(d)所示。

　 (3)扇出系數(shù)N_O

扇出系數(shù)N_O是指門電路能驅(qū)動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，TTL與非門有兩種不同性質(zhì)的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)N_OL和高電平扇出系數(shù)N_OH。通常I_iH＜I_iL，則N_OH＞N_OL，故常以N_OL作為門的扇出系數(shù)。

N_OL的測試電路如圖1－3所示，門的輸入端全部懸空，輸出端接灌電流負載R_L，調(diào)節(jié)R_L使I_OL增大，V_OL隨之增高，當V_OL達到V_OLm（手冊中規(guī)定低電平規(guī)范值0.4V）時的I_OL就是允許灌入的最大負載電流，則

                通常N_OL≥8

   (4)電壓傳輸特性

門的輸出電壓v_O隨輸入電壓v_i而變化的曲線v_o＝f(v_i) 稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數(shù)，如輸出高電平 V_OH、輸出低電平V_OL、關(guān)門電平V_Off、開門電平V_ON、閾值電平V_T 及抗干擾容限V_NL、V_NH等值。測試電路如圖1－4所示，采用逐點測試法，即調(diào)節(jié)R_W，逐點測得V_i及V_O，然后繪成曲線。

     圖1－3 扇出系數(shù)試測電路         圖1－4  傳輸特性測試電路

   (5)平均傳輸延遲時間t_pd

t_pd是衡量門電路開關(guān)速度的參數(shù)，它是指輸出波形邊沿的0.5V_m至輸入波形對應邊沿0.5V_m點的時間間隔，如圖1－5所示。

      (a) 傳輸延遲特性                       (b) t_pd的測試電路

                               圖1－5

圖1－5(a)中的t_pdL為導通延遲時間，t_pdH為截止延遲時間，平均傳輸延遲時間為

t_pd的測試電路如圖1－5(b)所示，由于TTL門電路的延遲時間較小，直接測量時對信號發(fā)生器和示波器的性能要求較高，故實驗采用測量由奇數(shù)個與非門組成的環(huán)形振蕩器的振蕩周期T來求得。 其工作原理是：假設電路在接通電源后某一瞬間，電路中的A點為邏輯“1”，經(jīng)過三級門的延遲后，使A點由原來的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過三級門的延遲后，A點電平又重新回到邏輯“1”。電路中其它各點電平也跟隨變化。說明使A點發(fā)生一個周期的振蕩，必須經(jīng)過6 級門的延遲時間。因此平均傳輸延遲時間為

 

TTL電路的t_pd一般在10nS～40nS之間。

74LS20主要電參數(shù)規(guī)范如表1－1所示   

表1－1

參數(shù)名稱和符號			規(guī)范值	單位	測  試  條  件
直流參數(shù)	通導電源電流	ICCL	＜14	mA	VCC＝5V，輸入端懸空，輸出端空載
	截止電源電流	ICCH	＜7	mA	VCC＝5V，輸入端接地，輸出端空載
	低電平輸入電流	IiL	≤1.4	mA	VCC＝5V，被測輸入端接地，其他輸入端懸空，輸出端空載
	高電平輸入電流	IiH	＜50	μA	VCC＝5V，被測輸入端Vin＝2.4V，其他輸入端接地，輸出端空載。
			＜1	mA	VCC＝5V，被測輸入端Vin＝5V，其他輸入端接地，輸出端空載。
	輸出高電平	VOH	≥3.4	V	VCC＝5V，被測輸入端Vin＝0.8V，其他輸入端懸空，IOH＝400μA。
	輸出低電平	VOL	＜0.3	V	VCC＝5V，輸入端Vin＝2.0V， IOL＝12.8mA。
	扇出系數(shù)	NO	4～8	V	同VOH和VOL
交流參數(shù)	平均傳輸延遲時間	tpd	≤20	ns	VCC＝5V，被測輸入端輸入信號： Vin＝3.0V，f＝2MHz。

三、數(shù)字電路實驗箱實驗設備與器件

    1、+5V直流電源              2、邏輯電平開關(guān)

    3、邏輯電平顯示器           4、直流數(shù)字電壓表

    5、直流毫安表               6、直流微安表

7、74LS20×2、1K、10K電位器，200Ω電阻器(0.5W)

四、數(shù)字電路實驗箱實驗內(nèi)容

在合適的位置選取一個14P插座，按定位標記插好74LS20集成塊。

1、驗證TTL集成與非門74LS20的邏輯功能

按圖1－6接線，門的四個輸入端接邏輯開關(guān)輸出插口，以提供“0”與

“1”電平信號，開關(guān)向上，輸出邏輯“1”，向下為邏輯“0”。門的輸出端接由 LED發(fā)光二極管組成的邏輯電平顯示器（又稱0－1指示器）的顯示插口，LED亮為邏輯“1”， 不亮為邏輯“0”。按表1－2的真值表逐個測試集成塊中兩個與非門的邏輯功能。74LS20有4個輸入端，有16個最小項，在實際測試時，只要通過對輸入1111、0111、1011、1101、1110五項進行檢測就可判斷其邏輯功能是否正常。

 

2、74LS20主要參數(shù)的測試

(1)分別按圖1－2、1－3、1－5(b)接線并進行測試，將測試結(jié)果記入表1－3中。

五、實驗報告

1、記錄、整理實驗結(jié)果，并對結(jié)果進行分析。

2、畫出實測的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。

六、集成電路芯片簡介

數(shù)字電路實驗中所用到的集成芯片都是雙列直插式的，其引腳排列規(guī)則如圖1－1所示。識別方法是：正對集成電路型號（如74LS20）或看標記（左邊的缺口或小圓點標記），從左下角開始按逆時針方向以1，2，3，…依次排列到最后一腳（在左上角）。在標準形TTL集成電路中，電源端V_CC一般排在左上端，接地端GND一般排在右下端。如74LS20為14腳芯片，14腳為V_CC，7腳為GND。若集成芯片引腳上的功能標號為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。

七、TTL集成電路使用規(guī)則

1、接插集成塊時，要認清定位標記，不得插反。

2、電源電壓使用范圍為＋4.5V～＋5.5V之間，實驗中要求使用Vcc＝＋5V。電源極性絕對不允許接錯。

3、閑置輸入端處理方法

   (1) 懸空，相當于正邏輯“1”，對于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實驗時允許懸空處理。但易受外界干擾，導致電路的邏輯功能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。

   (2) 直接接電源電壓V_CC（也可以串入一只1～10KΩ的固定電阻）或接至某一固定電壓(＋2.4≤V≤4.5V)的電源上，或與輸入端為接地的多余與非門的輸出端相接。

   (3) 若前級驅(qū)動能力允許，可以與使用的輸入端并聯(lián)。

4、輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當R≤680Ω時，輸入端相當于邏輯“0”；當R≥4.7 KΩ時，輸入端相當于邏輯“1”。對于不同系列的器件，要求的阻值不同。

5、輸出端不允許并聯(lián)使用（集電極開路門(OC)和三態(tài)輸出門電路(3S)除外）。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。

    6、輸出端不允許直接接地或直接接＋5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至V_cc，一般取R＝3～5.1 KΩ。